艰难跨越 融合处理器GPU单元现状分析

　　● APU融合处理器兑现目标

　　在经历了2005年的Fusion概念提出和2008年的APU产品提出之后，AMD进入了相当长时间的艰苦开发周期，而在这一周期内又经常放出很多备受关注的架构图和各类模拟测试数据，所以对于笔者这样的工作来说，APU发布的更多概念其实是兑现承诺，告诉世人APU开发计划并没有胎死腹中。

　　作为AMD的全新产品，其在命名上也突破了传统，APU全称是“Accelerated Processing Units”，中文名字叫加速处理器，是AMD融聚理念的产品。之前显卡频道对于APU整合GPU单元的意义已经做过较为全面的分析，所以本为仅是对APU图形单元的构成做一些回顾并且提出自己的看法。

APU架构分析

　　简单看上去APU就是整合了传统CPU单元、内存控制器、Radeon图形处理器的融合处理器。而实际上其融合程度在目前来看还是较为可观的，主要原因是GPU和CPU共享内存控制器，这就比单纯把GPU放在PCI-E总线上要减少很多延迟。

APU微架构与总线控制器

　　Llano APU内部整合了一个双通道DDR3内存控制器，单条DDR3内存是64bit双通道就是128bit，基本上可以满足主流独显的位宽要求。但是用户需要购买双通道内存才可以组建128-bit内存控制器以提升APU带宽。CPU和GPU合用的话可以最大化资源利用，这种融合方式让GPU不在使用自己独立而不可占用的显存控制器。同时北桥允许GPU用高于显存带宽的吞吐量访问系统内存，这也是一个重要的架构亮点。

　　APU的图形单元实际上就是Radeon HD 5000所使用的Redwood独立GPU核心去掉显存控制器后剩下的单元。Redwood核心其由6.27亿晶体管构成，拥有400个流处理器、8个光栅处理器和20个贴图单元。核心能够完整支持DirectX 11 API和Shader Model 5.0，也就说其不仅在3D表现上能够完美呈现DirectX 11所带来的图像渲染技术，还能够完整实现DirectX 11新加入的Tessellation、Computer Shader等，而APU所提出的异构加速也正是基于Computer Shader和OpenCL的帮助。

　　对于一个精通硬件架构的爱好者来说，APU目前还不能算作是较为深入的融合架构，虽然APU做出了跨越性的思维方式和其他跨越性设计，但是GPU显存的控制、GPU与CPU高效通信、GPU与CPU内存统一定址等问题还需要用更深层次的融合架构来解决。