Intel宣布下一代处理器将统一采用Core微架构，这个消息无疑成为了2006年度春季IDF大会（Intel Developer Forum，英特尔开发者论坛）上最引人注目的话题。作为Intel的杀手锏，Core微架构拥有双核心、64bit指令集、4发射的超标量体系结构和乱序执行机制等技术，使用65nm制造工艺生产，支持36bit的物理寻址和48bit的虚拟内存寻址，支持包括SSE4在内的Intel所有扩展指令集。Core微架构的每个内核拥有32KB的一级指令缓存、32KB的双端口一级数据缓存，2个内核共同拥有4MB或2MB的共享式二级缓存。基于Core微架构的移动平台的产品代号为“Merom”，桌面平台的产品代号为“Conroe”，而服务器平台的产品代号为“Woodcrest”。更另人期待的是，拥有如此强悍性能的Core微架构处理器在功耗方面将比先前的产品有大幅下降，每种产品都拥有自己的最高TDP（设计热功耗），Merom最高为35W，Conroe最高为65W，Woodcrest最高为80W。
Core微架构是由Intel位于以色列海法的研发团队负责设计的。由于在Core之前Intel最新的X86微架构同样是出自这个设计团队之手的Yonah微架构，因此这很容易让我们将二者关联在一起。Core微架构与Yonah之间究竟有没有联系？它们之间又会有什么样的关系？我们不妨先来看看两种构架的结构图。
Core微架构与Yonah微架构对比图
从分析上面Core微架构与Yonah微架构的结构对比图中可以得出这样的结论，Core微架构与Yonah微架构的内部结构是几乎完全相同的。一样的解码流程，一样的简单解码单元与复杂解码单元相配合的设计，一样的乱序执行的流程，一样的一级指令缓存与一级数据缓存分离的设计，一样的共享式二级缓存的设计，如果抛开解码单元与执行单元的数量、内部总线的宽度以及各个缓冲区的容量这些数值上的差异，二者在架构上的设计是完全一样。
下一代处理器将统一采用Core微架构
因此我们可以说Core微架构是Intel在Yonah微架构基础之上改进而来的下一代微架构。它采取共享式二级缓存设计，2个核心共享4MB或2MB的二级缓存，其内核采用高效的14级有效流水线设计，每个核心都内建32KB一级指令缓存与32KB一级数据缓存，而且2个核心的一级数据缓存之间可以直接传输数据。每个核心内建4组指令解码单元，支持微指令融合与宏指令融合技术，每个时钟周期最多可以解码5条X86指令，并拥有改进的分支预测功能。每个核心内建5个执行单元，执行资源庞大。采用新的内存相关性预测技术。加入对EM64T与SSE4指令集的支持，支持增强的电源管理功能，支持硬件虚拟化技术和硬件防病毒功能，内建数字温度传感器，还可提供功率报告和温度报告等，配合系统实现动态的功耗控制和散热控制。
