从Cayman架构改进看下一代AMD显卡发展

　　● Barts发现问题并尝试改进

　　在经历了4代产品的发展之后，到RV870时代AMD已经意识到问题的严重性并且做出了相应对策。到了去年发布的Radeon HD 6800系列Barts核心，AMD在不能有效触碰核心线程处理器的情况下，采取了提升固定单元频率的方式来提升几何性能，同时通过分离UDTP单元的方式加强仲裁管理能力。

    Barts在核心架构上的变化主要有三点：

    1、Tessellator数量仍为1组，但是为增强型的Tessllator Gen7。
    2、线程控制器由Cypress的一组变为Barts现在的两组。
    3、UVD引擎升级至第三代，提供了更多功能及格式的图形核心计算模式。

　　前端开始分离：

RV870与HD6000前端设计

    其中线程控制器分为两组，是HD6800系列Barts核心性能提升的主要因素，两组线程控制器同时工作能够更有效的发挥流处理器的并行计算能力。这一改革让HD6000拥有更丰富的指令缓存和发射端资源，虽然两个UTDP单元还是采用抢占式资源分配模式，但是面对庞大的流处理器阵列时效果会比一个UTDP单元好很多。

　　额定高频带来全局性能提升：

　　HD6800系列Barts核心的另一个重要特点就是额定运行频率较高，其900MHz核心频率在以前的GPU中从未出现过。AMD之所以能够在这颗核心中采取高频策略的重要原因，主要原因是使用了TSMC提供的40nm CMP碱洗工艺。

HD6870相对与HD5850的性能提升

    如果不考虑运行频率，HD5850和HD6870的区别只在于SIMD Core组数，也就是流处理器数量，两款芯片的固定单元数量是基本相等的（HD6800纹理单元有减少，UTDP单元翻倍）。但是当HD6870披上高频外衣之后，其线程分配能力、几何吞吐能力、光栅化与Z轴处理能力都获得了线性提升。

　　高频与UDTP分离带来几何提升：

第七代Tessllator定义

　　AMD在官方的对比中，HD6870的Tessellation性能表现最高能领先于HD5870的两倍，这表面上归功对Barts核心对Tessellation的增强，同时AMD也反复强调这是第七代Tessllator综合作用结果。

　　而我们仔细阅读AMD的注解可以发现，其曲面细分性能提升来自于改进的线程管理（两组DUTP单元），和更高的几何单元频率（前文分析过用TSMC 40nm碱洗工艺提升运行频率），同时第二组DUTP势必带来更多的缓冲存储器，在多方面作用之下Barts核心HD6800系列弥补了一定程度的性能短板。